kok电子竞技

1、电子与通信工程系电子学教研室电子与通信工程系电子学教研室电子与通信工程系电子学教研室电子与通信工程系电子学教研室3 3 组合逻辑电路组合逻辑电路3.1 组合逻辑电路的分析组合逻辑电路的分析3.2 组合逻辑电路的设计组合逻辑电路的设计3.3 组合逻辑电路的竞争和冒险组合逻辑电路的竞争和冒险3.4 常用组合逻辑集成电路常用组合逻辑集成电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室2教学基本要求教学基本要求1. 熟练掌握熟练掌握组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法

2、;2. 掌握掌握编码器、译码器、数据选择器、数值比较器和编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；加法器的逻辑功能及其应用；3. 学会学会阅读阅读MSI器件的功能表，并能根据设计要求完器件的功能表，并能根据设计要求完成电路的正确连接。成电路的正确连接。 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室3组合逻辑电路的一般框图组合逻辑电路的一般框图Li = f (A1, A2 , , An ) (i=1, 2, , m)工作特征工作特征: :组合逻辑电路工作特点组合逻辑

3、电路工作特点: :在任何时刻，电路的输出状态只取在任何时刻，电路的输出状态只取决于同一时刻的输入状态，而与电路以前的状态无关。决于同一时刻的输入状态，而与电路以前的状态无关。序序 关于组合逻辑电路关于组合逻辑电路结构特征结构特征:1. 输出、输入之间没有反馈延迟通路输出、输入之间没有反馈延迟通路2. 不含记忆单元不含记忆单元 =1 L1 B C A Z =1 L2 A1 A2 An L1 L2 Lm 组组合合逻逻辑辑电电 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室4二、组合逻辑电路的分

4、析步骤二、组合逻辑电路的分析步骤 3.1 3.1 组合逻辑电路分析组合逻辑电路分析1. 从输入到输出逐级写出各输出端的逻辑表达式；从输入到输出逐级写出各输出端的逻辑表达式；2. 化简和变换逻辑表达式；化简和变换逻辑表达式；3. 列出真值表；列出真值表；4. 根据真值表或逻辑表达式，经分析最后确定其功能。根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，找出输出函数与输入变量的逻辑关根据已知逻辑电路，找出输出函数与输入变量的逻辑关系，确定电路的的逻辑功能。系，确定电路的的逻辑功能。一、组合逻辑电路分析一、组合逻辑电路分析电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3

5、 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室5 三、组合逻辑电路的分析举例三、组合逻辑电路的分析举例 【例例1】 分析如图所示逻辑电路的功能。分析如图所示逻辑电路的功能。 = 1 = 1 L B C A Z L=ZC1.根据逻辑图写出输出函数的逻辑表达式根据逻辑图写出输出函数的逻辑表达式2. 列写真值表。列写真值表。 )(CBAL 10010110111011101001110010100000CBABAZ 001111003. 确定逻辑功能：确定逻辑功能： 解：解：()= ABC=ABC输入变量的取值中有奇数输入变量的取值中有奇数个个1时，时，L

6、为为1，否则，否则L为为0,电路具有为奇校验功能。电路具有为奇校验功能。如要实现偶校验，电路应做何改变？如要实现偶校验，电路应做何改变？电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室6 B A 1 C Y X Z 1 1 & & & & & & 【例例2】 试分析下图所示组合逻辑电路的逻辑功能。试分析下图所示组合逻辑电路的逻辑功能。解：解：1. 1. 根据逻辑电路写出各输出端的逻辑表达式，并进行化根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。简和变换。X = AY = AB AB

7、Z = AC AC电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室72. . 化简、列真值表化简、列真值表真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010X = A= AB+ ABY = AB AB= AC+ACZ = AC AC电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信

8、工程系电子学教研室8这个电路逻辑功能是对输入这个电路逻辑功能是对输入的二进制码求反码。最高位为的二进制码求反码。最高位为符号位，符号位，0表示正数，表示正数，1表示负表示负数，正数的反码与原码相同；数，正数的反码与原码相同；负数的数值部分是在原码的基负数的数值部分是在原码的基础上逐位求反。础上逐位求反。3. 确定电路逻辑功能确定电路逻辑功能 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010真值表真值表电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻

9、辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室91. 1. 逻辑抽象：根据实际逻辑问题的因果关系确定输入、逻辑抽象：根据实际逻辑问题的因果关系确定输入、 输出变量，并定义逻辑状态的含义；输出变量，并定义逻辑状态的含义；2. 根据逻辑描述列出真值表；根据逻辑描述列出真值表；3. 由真值表写出逻辑表达式由真值表写出逻辑表达式; ;5. 画出逻辑图。画出逻辑图。4. 根据器件的类型根据器件的类型, ,简化和变换逻辑表达式简化和变换逻辑表达式; ;二、组合逻辑电路的设计步骤二、组合逻辑电路的设计步骤 一、组合逻辑电路的设计：一、组合逻辑电路的设计：根据实际逻辑问题，求出实现

10、该根据实际逻辑问题，求出实现该 逻辑功能的最优逻辑电路。逻辑功能的最优逻辑电路。3.2 3.2 组合逻辑电路的设计组合逻辑电路的设计电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室10三、最优逻辑电路标准三、最优逻辑电路标准1. 1. 小规模组合逻辑电路（小规模组合逻辑电路（SSISSI）：所用逻辑门的个数最少）：所用逻辑门的个数最少2. 2. 中规模组合逻辑电路（中规模组合逻辑电路（MSIMSI）：所用集成芯片的数目最少）：所用集成芯片的数目最少电子与通信工程系电子学教研室电子与通信工程系

11、电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室11【例例1】 某工厂有三个车间某工厂有三个车间A，B，C，两个发电机组，两个发电机组X和和Y。每个车间用电量为每个车间用电量为1000kw，X的输出功率为的输出功率为1000kw， Y的输出功率为的输出功率为2000kw。若仅有一个车间工作，只需。若仅有一个车间工作，只需启动启动X机组；若两个车间工作则只需启动机组；若两个车间工作则只需启动Y机组；若三机组；若三个车间同时工作，必须同时启动个车间同时工作，必须同时启动X、Y。试设计一个配。试设计一个配电逻辑电路，实现上述逻辑功能。电逻辑

12、电路，实现上述逻辑功能。电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室12解：解：(1) 逻辑抽象和赋值逻辑抽象和赋值输入信号输入信号: A，B，C分别表示三个车间的工作状态，分别表示三个车间的工作状态， A， B，C 工作时为工作时为1，否则为，否则为0。输出信号输出信号: X和和Y分别表示机组的状态，分别表示机组的状态， 且机组启动时为且机组启动时为1，否则为，否则为0。(2) 根据题意列出真值表根据题意列出真值表(3) 写出各输出逻辑表达式。写出各输出逻辑表达式。X = ABCY =

13、 AB+ BC + AC输入输入输出输出ABCXY0000000110010100110110010101011100111111电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室13(4) 根据输出逻辑表达式画出逻辑图。根据输出逻辑表达式画出逻辑图。X = ABCY = AB+ BC + AC电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室14【例例2】试设计一个交通灯故障检测电路（试设计

14、一个交通灯故障检测电路（要求用与非门实现要求用与非门实现）R，G，Y分别为红、绿、黄三个交通灯分别为红、绿、黄三个交通灯当当R亮，亮，G，Y均灭时，电路无故障；均灭时，电路无故障；当当G亮，亮，R，Y均灭时，电路无故障；均灭时，电路无故障；当当Y亮，亮，R，G均灭时，电路无故障。均灭时，电路无故障。电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室15解：解：(1) 逻辑抽象和赋值逻辑抽象和赋值输入信号输入信号: R，G，Y分别表示三个交通灯的状态，分别表示三个交通灯的状态， R，G，Y亮时为

15、亮时为1，灭时为，灭时为0。输出信号输出信号: L表示交通灯的故障状态，表示交通灯的故障状态， 且有故障时为且有故障时为1，否则为，否则为0。(2) 根据题意列出真值表根据题意列出真值表(3) 写出各输出逻辑表达式。写出各输出逻辑表达式。L = R G Y + RY + RG + GY输入输入输出输出RGYL00010010010001111000101111011111R G YRYRG GY电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室16(4) 根据输出逻辑表达式画出逻辑图。根据输出

16、逻辑表达式画出逻辑图。R G Y RY RG GYY =电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室17右图为一个工业水容器示意图，图中虚线表示水位，右图为一个工业水容器示意图，图中虚线表示水位，A，B，C为电极，当它们被水浸没时会有信号输出，为电极，当它们被水浸没时会有信号输出，使用使用两输入端与非门两输入端与非门组成的电路实现下述功能：组成的电路实现下述功能：水面在水面在AB之间为正常状态，点亮绿灯之间为正常状态，点亮绿灯G；水面在水面在BC之间或之间或A以上为异常状态，以上为异常状

17、态，点亮黄灯点亮黄灯Y；水面在水面在C以下为危险状态，点亮红灯以下为危险状态，点亮红灯R【例例3】电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室18解：解：(1) 逻辑抽象和赋值逻辑抽象和赋值输入信号输入信号: A，B，C分别表示三个电极的状态，分别表示三个电极的状态， A，B，C被被 浸没时为浸没时为1，否则为，否则为0。输出信号输出信号: GYR表示状态指示灯的状态，表示状态指示灯的状态， 且灯亮时为且灯亮时为1，否则为，否则为0。(2) 根据题意列出真值表根据题意列出真值表(3) 写

18、出各输出逻辑表达式。写出各输出逻辑表达式。输入输入输出输出ABCGYR000001001010010 xxx011100100 xxx101xxx110 xxx111010Y= A BCG= ABR= C电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室19(4) 根据输出逻辑表达式画出逻辑图。根据输出逻辑表达式画出逻辑图。G = ABY = ABCR = C电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工

19、程系电子学教研室20【例例4】某火车站有特快、直快和慢车三种类型的客运列车进出，试某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，电路，3 3个指示灯一、二、三号分别对应特快、直快和慢车。个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否

20、请求，二当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。而慢车有请求时，三号灯亮。电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室21解：解：(1) 逻辑抽象逻辑抽象。输入信号输入信号: I0、I1、I2分别为特快、直快和慢车的进站请求信号分别为特快、直快和慢车的进站请求信号且有进站请求时为且有进站请求时为1，没有请求时为，没有请求时为0。输出信号输出信号: L0、L1、L2分别为分别为3个指示灯的

21、状态，个指示灯的状态，且灯亮为且灯亮为1，灯灭为，灯灭为0。输输 入入输输 出出I0I1I2L0L1L2000000110001010001001根据题意列出真值表根据题意列出真值表(2) 写出各输出逻辑表达式。写出各输出逻辑表达式。101=LI I2012L =I I IL0 = I0电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室22输输 入入输输 出出I0I1I2L0L1L2000000110001010001001真值表真值表00IL 101IIL 2102IIIL (3) 根据要求

22、将上式变换为与非形式根据要求将上式变换为与非形式电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室23 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 (4) 根据输出逻辑表达式画出逻辑图。根据输出逻辑表达式画出逻辑图。00IL 101IIL 2102IIIL 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室24【例例5】 试设计一个码转换电路，将试设计一个码转换电路，将

23、4位格雷码转换为自然二进位格雷码转换为自然二进 制码。可以采用任何逻辑门电路来实现。制码。可以采用任何逻辑门电路来实现。解：解：(1) 明确逻辑功能，列出真值表。明确逻辑功能，列出真值表。设输入变量为设输入变量为G3、G2、G1、G0为格雷码，为格雷码，当输入格雷码按照从当输入格雷码按照从0到到15递增排序时，递增排序时，可列出逻辑电路真值表可列出逻辑电路真值表输出变量输出变量B3、B2、B1和和B0为自然二进制码。为自然二进制码。电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室250 1

24、1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0输输 出出输输 入入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0输输 出出输输 入入逻辑电路真值表逻辑电路真值表电子

25、与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室26 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3 G1 (2) 画出各输出函数的卡诺图，并化简和变换。画出各输出函数的卡诺图，并化简和变换。33GB 2B+ +2G3G2G3G电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程

26、系电子学教研室27+ +2G3G1B 1G+ +2G3G1G2G3G1G+ +2G3G1G(2G3G) )+ +2G3G1G+ +2G3G) )+ +2G3G1G 3G2G 1G0B 3G2G 1G 0G 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 B1 B0 G2 G3 G1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 B0 G0 G2 G3 G1 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室28(3) 根据逻辑表达式，画出逻辑图根据逻辑表达式，

27、画出逻辑图 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室293.3 3.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险3.3.1 产生竞争冒险的原因产生竞争冒险的原因3.3.2 消去竞争冒险的方法消去竞争冒险的方法电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室30不考虑门的延迟时间不考虑门的延迟时间=1LA +

28、A0 AAL3.3.1 产生的竞争冒险的原因产生的竞争冒险的原因考虑门的延迟时间考虑门的延迟时间, ,电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室31 C C AC BC L 竞争竞争: 当一个逻辑门的两个输入端的信号同时向相反方向变当一个逻辑门的两个输入端的信号同时向相反方向变 化，而变化的时间有差异的现象。化，而变化的时间有差异的现象。冒险冒险: 两个输入端的信号取值的变化方向是相反时，如门电路两个输入端的信号取值的变化方向是相反时，如门电路 输出端的逻辑表达式简化成两个互补信号相乘

29、或者相输出端的逻辑表达式简化成两个互补信号相乘或者相 加，加，由竞争而可能产生输出干扰脉冲的现象。由竞争而可能产生输出干扰脉冲的现象。电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室323.3.2 消去竞争冒险的方法消去竞争冒险的方法1. 1. 发现并消除互补变量发现并消除互补变量 A B C 1 & L B = C = 0时时为消掉为消掉AA，变换逻辑函数式为，变换逻辑函数式为 可能出现竞争冒险。可能出现竞争冒险。AAL = CBBC+L A + A)()=(BC+LAA电子与通信工程系电

30、子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室332. 增加乘积项增加乘积项, ,避免互补项相加避免互补项相加 A AC CB C B 1 & & 1 L ， 当当A=B=1时，根据逻辑表达式有时，根据逻辑表达式有CBACL+当当A=B=1时时CBACL+1+ + + CCLCBACL+ ABCCL+AB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室

31、电子与通信工程系电子学教研室343. 输出端并联电容器输出端并联电容器 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。用。420pF 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室353.4 3.4 若干典型的组合逻辑集成电路若干典型的组合

32、逻辑集成电路3.4.1 编码器编码器3.4.2 译码器译码器/数据分配器数据分配器3.4.3 数据选择器数据选择器3.4.4 数值比较器数值比较器3.4.5 算术运算电路算术运算电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室36中、大规模集成电路的特点中、大规模集成电路的特点通用性、兼容性、扩展性较强，其名称仅代表其通用性、兼容性、扩展性较强，其名称仅代表其主要用途，而不是全部用途；主要用途，而不是全部用途；外接元件少，可靠性高，体积。牡，使用外接元件少，可靠性高，体积。牡

33、，使用方便；方便；MSI和和LSI均封装在一个标准化的外壳里，对内部均封装在一个标准化的外壳里，对内部电路的了解是次要的，主要关心其外部功能，通电路的了解是次要的，主要关心其外部功能，通过查器件手册的引脚图、逻辑符号和功能表，了过查器件手册的引脚图、逻辑符号和功能表，了解其逻辑功能；解其逻辑功能；用用MSI和和LSI进行设计时，电路与所选器件有关。进行设计时，电路与所选器件有关。有时选用不同的器件都可以实现电路功能，就需有时选用不同的器件都可以实现电路功能，就需要比较，以使用芯片数量最少，最经济为目标。要比较，以使用芯片数量最少，最经济为目标。电子与通信工程系电子学教研室电子与通信工程系电子学

34、教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室371. 编码器编码器 (Encoder)的概念与分类的概念与分类编码：赋予二进制代码特定含义的过程称为编码。编码：赋予二进制代码特定含义的过程称为编码。如：如：8421BCD码中，用码中，用1000表示数字表示数字8如：如：ASCII码中，用码中，用1000001表示字母表示字母A等等编码器：具有编码功能的逻辑电路。编码器：具有编码功能的逻辑电路。3.4.1 3.4.1 编码器编码器电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程

35、系电子学教研室电子与通信工程系电子学教研室38能将每一个输入信号变换为不同的二进制的代码输出。能将每一个输入信号变换为不同的二进制的代码输出。 如如8线线-3线编码器：将线编码器：将8个输入的信号分别编成个输入的信号分别编成 8个个3位二进位二进 制数码制数码输出。输出。如如BCD编码器：将编码器：将10个编码输入信号分别编成个编码输入信号分别编成10个个4位码位码输出。输出。编码器的逻辑功能编码器的逻辑功能：电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室39二进制编码器的结构框图二进制编

36、码器的结构框图普通二进制编码器普通二进制编码器 I0 I1 Yn-1 Y0 Y1 1n2 - -I二进制二进制 编码器编码器 2n个个 输入输入 n位二进位二进制码输出制码输出 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室40编码器的分类：普通编码器和优先编码器。编码器的分类：普通编码器和优先编码器。普通编码器：普通编码器：任何时候只允许输入一个有效编码信号，否则任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。输出就会发生混乱。优先编码器：优先编码器：允许同时输入两个以上的有效

37、编码信号。当同允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。先级别，只对其中优先权最高的一个进行编码。电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室41(1) 4线线2线普通二进制编码器线普通二进制编码器 ( (分析分析) )2. 编码器的工作原理编码器的工作原理【例例1】分析图示电路的功能，已知按钮平时处于接地状态，分析图示电路的功能，已知按钮平时处

38、于接地状态， 每次按起时接高电平，且每次只能按起一个键。每次按起时接高电平，且每次只能按起一个键。电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室42 (c) 逻辑框图逻辑框图 Y1 Y0 I0 I1 I2 I3 4输输入入二进制码输二进制码输出出编码器的输入为高电平有效。编码器的输入为高电平有效。1000010000100001Y0Y1I3I2I1I0 (b) 逻辑功能表逻辑功能表11011000【解解】图示电路中图示电路中I0I3为输入变量，为输入变量，Y0，Y1为输出变量为输出变量32

39、1032100321032101IIIIIIIIYIIIIIIIIY+ + + + (a) 逻辑表达式逻辑表达式电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室43当所有的输入都为当所有的输入都为1时，时，Y1Y0 = ？Y1Y0 = 00无法输出有效编码。无法输出有效编码。结论：普通编码器不能同时输入两个已上的有效编码信号结论：普通编码器不能同时输入两个已上的有效编码信号I2 = I3 = 1 , I1= I0= 0时，时，Y1Y0 = ？Y1Y0 = 003210321003210321

40、01IIIIIIIIYIIIIIIIIY+ + + + 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室44 3. 优先编码器优先编码器 (1) 优先编码器的提出：优先编码器的提出：实际应用中，经常有两实际应用中，经常有两个或更多输入编码信号个或更多输入编码信号同时有效。同时有效。必须根据轻重缓急，规定好这些外设允许操作的先后次序，必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻辑识别多个编码请求信号的优先级别，并

41、进行相应编码的逻辑部件称为优先编码器。部件称为优先编码器。电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室45【例例2】优先编码器的设计优先编码器的设计某病房有某病房有4张床，分别为张床，分别为0号号3号。已知号。已知0号为危重病人，号为危重病人，1号为重症病人，号为重症病人，2号为次重病人，号为次重病人，3号为轻病号。每个病床号为轻病号。每个病床前都装有呼叫按钮（前都装有呼叫按钮（I0I3），护士值班室有指示灯），护士值班室有指示灯A1和和A0（黄色）及工作标志灯（黄色）及工作标志灯S（红

42、色），（红色），S亮时表示有人呼叫。亮时表示有人呼叫。请设计一个优先编码器。请设计一个优先编码器。解：解：I0I3为输入变量，且按下时为为输入变量，且按下时为1，否则为，否则为0；A1，A0和和S为输出变量，且灯亮时为为输出变量，且灯亮时为1，灭时为，灭时为0(2) 优先编码器优先编码器(4/2 线优先编码器线优先编码器)（设计）（设计）电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室46(1) 列真值表列真值表(功能表功能表)I3I2I1I0A1A0S0000000 1001 100111

43、001011000111I0优先级最高，优先级最高，I3优先级最低优先级最低输入信号高电平有效输入信号高电平有效高高低低(2) 写表达式写表达式(3) 画电路图（略）画电路图（略）说明：说明：无论同时有多少输入信号有效，无论同时有多少输入信号有效，输出均为当时优先级别最高的输输出均为当时优先级别最高的输入信号所对应的代码入信号所对应的代码12103210210310A = I I I + I I I I = I I I + I I I010321010320A = I I + I I I II I + I I I3210S = I I I I电子与通信工程系电子学教研室电子与通信工程系电子学教

44、研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室47优先编码器优先编码器CD4532的示意框图、引脚图的示意框图、引脚图4. 集成编码器（集成编码器（8线线/3线优先编码器）线优先编码器） CD4532 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 I7I0 编码输入，高电平有效；编码输入，高电平有效； Y2Y0 编码输出编码输出

45、EI 使能输入，高电平有效；使能输入，高电平有效；EO 级联输出；级联输出； GS 工作标志工作标志电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室48 I2 1 1 1 1 1 1 1 1 1 1 1 1 1 & & 1 & 1 & & 1 1 1 & 1 GS 1 EO 1 1 & I1 I7 I6 I5 I4 I3 I0 EI Y2 Y1 Y0 1 1 1 1 1 CD4532电路图电路图电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电

46、子与通信工程系电子学教研室电子与通信工程系电子学教研室49 优先编码器优先编码器CD4532功能表功能表输输 入入输输 出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL为什么要设计为什么要设计GS、EO输出信号？输出信号？电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室50【

47、例例】用二片用二片CD4532构成构成1616线线-4-4线优先编码器线优先编码器, ,其逻辑其逻辑图如下图所示，试分析其工作原理。图如下图所示，试分析其工作原理。 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 0

48、0 0 0 0 0 0无编码输出无编码输出0电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室51。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3

49、G2 G1 G0 L3 1 1 1 1 11 0 0 0 00 0 0 0 0 若无有效电平输入若无有效电平输入那块芯片的优先级高？那块芯片的优先级高？1 若有效电平输入若有效电平输入0 若无有效电平输入若无有效电平输入000000010 1 0 1 1 1电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室52。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y

50、1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 00若有效电平输入若有效电平输入 1 1 1 1100001电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室53译码器的分类：译码器的分类： 译码译码：译码是编码的逆过程，它能将二进制码翻译成代表某译码是编码的逆过程，它能将

51、二进制码翻译成代表某一特定含义的信号一特定含义的信号.(.(即电路的某种状态即电路的某种状态) )1. 译码器的概念与分类译码器的概念与分类译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。唯一地址译码器唯一地址译码器代码变换器代码变换器将一系列代码转换成与之一一对应的有效将一系列代码转换成与之一一对应的有效信号。信号。 将一种代码转换成另一种代码。将一种代码转换成另一种代码。 二进制译码器二进制译码器 二二十进制译码器十进制译码器显示译码器显示译码器常见的唯一地址译码器：常见的唯一地址译码器： 3.4.2 3.4.2 译码器译码器/ /数据分配器数据分配器电子与

52、通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室542. 二进制译码器二进制译码器 x0 x1 xn-1 y0 y1 12 -ny EI 使能输入使能输入 二进制二进制译码器译码器 n 个输个输入端入端使能输使能输入端入端2n个输个输出端出端设输入端的个数为设输入端的个数为n，输出端的个数为，输出端的个数为M则有则有 M=2n对应对应X0Xn-1的任一组取值，只有一个输出为有效电平，的任一组取值，只有一个输出为有效电平，其他输出均为无效电平。其他输出均为无效电平。电子与通信工程系电子学教研室电子与

53、通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室55【例例3】2线线 - - 4线译码器的逻辑电路线译码器的逻辑电路( (分析）分析） 1 A1 1 1 A0 & & & & E 0Y 1Y 2Y 3Y E01111101011010110110011100001111 1Y3Y2Y1Y0A0A1输输 出出输输 入入功能表功能表0100YEA AEm1101Y = EA AEm2102Y = EA AEm3103Y = EA AEm电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电

54、路电子与通信工程系电子学教研室电子与通信工程系电子学教研室56 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 (1) 74HC139集成译码器集成译码器 3. 集成电路译码器（二进制译码器）集成电路译码器（二进制译码器）注意图中的注意图中的 “ “o”o”表示低电平有效表示低电平有效 E01111101011010110110011100001111 1Y3Y2Y1Y0A0A1输输 出出输输 入入功能表功能表电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通

55、信工程系电子学教研室57(2) 74HC138(74LS138)集成译码器集成译码器 A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引脚图引脚图逻辑符号逻辑符号 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室58 E3 A0 A1 A2 1 1 0Y 1Y 1

56、2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & & & & 74HC138集成译码器集成译码器逻辑电路逻辑电路321EE E E电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室5974HC138集成译码器功能表集成译码器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHH

57、HHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHHHHHHHHHHA2E3输输 出出输输 入入A1A0电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室602E1E0Y1Y2Y3Y4Y5Y6Y7Y0111111111100110111111011001110111111010011110111100100111110111110001111110110100011111110110000111111110000001111111

58、110111111111111111111A2E3输输 出出输输 入入A1A000YEm11YEm22YEm33YEm55YEm66YEm44YEm77YEm电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室61 A0 A1 A2 E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 (1)(1)已知下图所示电路的已知下图所示电路的输入信号的波形试画出译码器输出的波形输入信号的波形试画出译码器输出的波形4. 译码器的应用译码器的应用 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

59、 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室62(2) 译码器的扩展译码器的扩展用用2片片74X138实现实现4/16线译码器，使之具有低电平使能输入（不允许外加门电线译码器，使之具有低电平使能输入（不允许外加门电路）路）X3X2X1X0为输入，为输入，Y0Y15为输出，为输出，EN为使能端为使能端思考题：思考题：用用2片片74X138实现实现4/16线译码器，使之具有高电

60、平线译码器，使之具有高电平使能输入（允许外加门电路）使能输入（允许外加门电路）电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室63 74HC138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274HC139 X0 X1 X2 X3 X4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2

61、 (I) 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III) 用用74X139和和74X138构成构成5线线-32线译码器线译码器电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室643 3线线8 8线译码器的线译码器的 含三变量函数的全部最小项。含三变量函数的全部最小项。Y Y0 0Y Y7 7基于这一点用该器件能够方便地实

62、现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。(3) 用译码器实现逻辑函数用译码器实现逻辑函数 Y1 Y2 Y3 Y4 Y5 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V Y0 Y6 Y7 A B C 02100YAAAm12101YAAAm72107YAAAm22102YAAAm.由由 ，当，当E3 =1 ，E2 = E1 = 0时时iiY = Em电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室65

63、74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 ABCAL+ + 用一片用一片74HC138实现函数实现函数首先将函数式变换为最小项之和的形式首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数逻辑函数. +5V A B C L & 7620mmmm+ + + + 7620mmmm 0267YYYYABCCABCBACBAL+ + + + 电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教

64、研室电子与通信工程系电子学教研室66F = ABC用一片用一片74HC138实现函数实现函数ABCF000000110101011010011010110011111247F = m +m +m +m1247= m m m m1247=YY Y Y电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室67数据分配器：相当于多输出的单刀多掷开关，是一种能将公数据分配器：相当于多输出的单刀多掷开关，是一种能将公共数据线上的数据分时送到多个不同的通道上去的逻辑电路。共数据线上的数据分时送到多个不同的通道

65、上去的逻辑电路。数据分配器示意图数据分配器示意图 数数据据输输入入 通通道道选选择择信信号号 Y0 Y1 Y7 (4) 用带使能端的译码器用带使能端的译码器(74HC138)组成数据分配器组成数据分配器电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室68用译码器实现数据分配器用译码器实现数据分配器 1 0 1 0 0 11 0 1 0 0 1 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A2 A1 A0 +5V D= E2 E1 Y0 Y7 01022Y

66、 = E ABC = DABC当当ABC = 010 时，时，Y2=D其他各其他各Yi=1，i2ABC110电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室6974HC138译码器作为数据分配器时的功能表译码器作为数据分配器时的功能表 输输 入入输输 出出E3E E1 1E E2 2A2A1A0Y0Y1Y2Y3Y4Y5Y6Y700XXXX1111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111111D电子与通信工程系电子学教研室电子与通信工程系电子学教研室第第3 3章章 组合逻辑电路组合逻辑电路电子与通信工程系电子学教研室电子与通信工程系电子学教研室70 5. 集成二集成二十进制译码器十进制译码器 744212345678910111213141516Y1Y2Y3Y4Y5Y6Y0GNDY7Y8Y9A3A2A1A