kok电子竞技

1、一、基本要求一、基本要求1. 有两个稳定的状态有两个稳定的状态(0、1)，以表示存储内容；，以表示存储内容；2. 能够接收、保存和输出信号。能够接收、保存和输出信号。二、现态和次态二、现态和次态1. 现态：现态：触发器接收输入信号之前的状态。触发器接收输入信号之前的状态。nQ2. 次态：次态：触发器接收输入信号之后的状态。触发器接收输入信号之后的状态。1 nQ三、分类三、分类1. 按电路结构和工作特点：按电路结构和工作特点： 基本、同步、主从和边沿。基本、同步、主从和边沿。2. 按逻辑功能分：按逻辑功能分：RS、JK、D 和和 T(T )。3. 其他：其他： TTL 和和 CMOS，分立和集成

2、。，分立和集成。G24.1.1 由与非门组成由与非门组成一、电路及符号一、电路及符号QG1R&SQQQRSRSQSQ QRQ Q = 0Q = 10 态态Q = 1Q = 01 态态二、工作原理二、工作原理1 RSQ = QQQ “保持保持”0, 1 RS1001Q = 0Q = 10 态态“置置 0”或或“复位复位” (Reset)1, 0 RS0110Q = 1Q = 01 态态“置置 1”或或“置位置位” (Set)0 RSQ和和Q 均为均为UHR 先撤消：先撤消：1 态态S 先撤消：先撤消：0 态态信号同时撤消：信号同时撤消： 状态不定状态不定 ( (随机随机) )简化波形图简

3、化波形图状态翻转过程需要一定的延迟时间状态翻转过程需要一定的延迟时间,如如 1 0，延迟时间为延迟时间为 tPHL； 0 1， 延迟时间为延迟时间为 tPLH 。由于实际中翻转延迟时间相对于脉由于实际中翻转延迟时间相对于脉冲的宽度和周期很。士墒游宓目矶群椭芷诤苄。士墒游0。QG1R&SQ设触发器初始状态为设触发器初始状态为0：SRQQSRQQ信号同时撤消信号同时撤消,出出现不确定状态现不确定状态信号不同时撤信号不同时撤消，状态确定消，状态确定三、特性表和特性方程三、特性表和特性方程1. 特性表：特性表：R S QnQ n+10 0 00 0 10 1 00 1 11 0 01

4、0 11 1 01 1 1011100不用不用不用不用2. 简化特性表简化特性表R SQ n+10 00 11 01 1Q n保持保持1置置 10置置 0不用不用不允许不允许3. 特性方程：特性方程：RS0100011110nQQ n+1011100Q n+1= S + RQ n0 RS约束条件约束条件 例例 SRQQRSQQ4.1.2 由或非门组成由或非门组成一、电路及符号一、电路及符号QQSRSR二、工作原理二、工作原理0 SRnnnnQQQQ 11 ,1, 0 SR0, 111 nnQQ0, 1 SR1, 011 nnQQ1 SRL11UQQnn均均为为、 “保持保持”“置置 0”“置置

5、 1”“不允许不允许”若高电平同时撤消，则状态若高电平同时撤消，则状态不定不定。G2QG1RSQ11SRQQ三、特性表和特性方程三、特性表和特性方程R SQ n+10 00 11 01 1Q n保持保持置置 1置置 0不许不许10不用不用Q n+1= S + RQ n0 RS约束条件约束条件四、基本四、基本 RS 触发器主触发器主要特点要特点1. 优点：优点：结构简单，结构简单，具有置具有置 0、置、置 1、保持功能。、保持功能。2. 问题问题：输入电平直接控制输输入电平直接控制输出状态，使用不便，抗干扰能出状态，使用不便，抗干扰能力差；力差；R、S 之间有约束。之间有约束。G2QG1RSQ1

6、1波波形形图图010/0/01/10/状态转换图状态转换图RS4.1.3 集成基本触发器集成基本触发器一、一、CMOS 集成基本触发器集成基本触发器1. 由与非门组成：由与非门组成：CC4044&1TGRSENENQ11ENENEN三态三态 RS 锁存触发器特性表锁存触发器特性表R S ENQ n+1 注注 0 Z 高阻态高阻态0 0 10 1 11 0 11 1 1Q n保保 持持 置置 1 置置 0不允许不允许10不用不用内含内含 4 个个基本基本 RS 触发器触发器2. 由或非门组成：由或非门组成：CC4043( (略略) )+VDDS1R1S2R2S3R3S4R4ENQ1Q2Q

7、3Q43476111215145139101Q1Q2Q3Q4816S1R1S2R2S3R3S4R4EN二、二、TTL 集成基本触发器集成基本触发器74279、74LS279QR&SQR&S1S2+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112141547913Q1Q2Q3Q4816R1S11S12R2S2R3S31S32R4S4同步触发器：同步触发器： 触发器的工作状态不仅受输入端触发器的工作状态不仅受输入端 (R、S)控制，而且还受时钟脉冲控制，而且还受时钟脉冲(CP) 的控制。的控制。CP (Clock Pulse): 等周期、

8、等幅的脉冲串。等周期、等幅的脉冲串。 基本基本 RS 触发器：触发器：S 直接置位端；直接置位端；R 直接复位端。直接复位端。(不受不受 CP 控制控制)同步触发器：同步触发器：同步同步 RS 触发器触发器同步同步 D 触发器触发器4.2.1 同步同步 RS 触发器触发器 一、电路组成及工作原理一、电路组成及工作原理1. 电路及逻辑符号电路及逻辑符号QG1R&SQG3R&SG2G4曾用符号曾用符号QQRSRS CPCP国标符号国标符号QQ1R1SRS CPC12. 工作原理工作原理当当 CP = 01 RSnnQQ 1保持保持当当 CP = 1SSCPS 1与基本与基本 RS

9、触发器功能相同触发器功能相同RRCPR 1特性表：特性表：CP R S Q nQ n+1注注 0 Q n保持保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1011100不用不用不用不用保持保持置置1置置0不许不许特性方程特性方程:nnQRSQ 1约束条件约束条件0 RSCP = 1期间有效期间有效二、主要特点二、主要特点1. 时钟电平控制时钟电平控制CP = 1 期间接受输入信号；期间接受输入信号；CP = 0 期间输出保持不变。期间输出保持不变。（抗干扰能力有所增强）（抗干扰能力有所增强）2. RS 之间有约

10、束之间有约束注意：同步注意：同步RS触发器有两触发器有两种情况会出现不确定状态种情况会出现不确定状态同步同步RS触发器会出现竞态的两触发器会出现竞态的两种情况种情况QG1R&SQG3R&SG2G41. CP = 1 期间，期间，RS从从11跳变到跳变到002. RS = 11 期间，期间，CP从从1跳变到跳变到0因为因为 RS = 11 时，时，CP1，则，则0 RSRS = 11 时，若时，若CP变成变成0，则，则1 RS相当于相当于1100 变成从RS例：画出同步例：画出同步RS触发器的输出端波形图。触发器的输出端波形图。CPRSQQ假设初始状态为假设初始状态为 0。 在在

11、CP = 0 期间，触发器的状态期间，触发器的状态“ 保持保持 ”不定不定同步触发器存在的问题同步触发器存在的问题空翻空翻4.2.2 同步同步 D 触发器触发器 一、电路组成及工作原理一、电路组成及工作原理QG1R&SQG3R&SG2G41DRDS ,nnQRSQ 1nDQD D （CP = 1期间有效）期间有效）简化电路：省掉反相器。简化电路：省掉反相器。二、主要特点二、主要特点1. 时钟电平控制，无约束问题；时钟电平控制，无约束问题；2. CP = 1 时跟随。时跟随。)(1DQn 下降沿到来时锁存下降沿到来时锁存)(1nnQQ 逻辑符号逻辑符号1DC1QQ 1 0 0 0

12、 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持CP D Qn Q n+1 特性表特性表 1 0 0 1 1 1 0 X QnCP D Q n+1 简化特性表简化特性表例：例：画出画出D触发器的输出触发器的输出波形。波形。已知已知 Qn = 0。CPDQQ三、集成同步三、集成同步 D 触发器触发器1. TTL：74LS375QG1QG3R&SG2G4111G5RSnnQRSQ 1nDQD D +VCC1D01LE1D12D02LE2D11Q01Q01Q11Q12Q02Q02Q12Q114791215236510111413Q1Q1Q2Q2Q3Q3Q4Q4D1CP

13、1、2D2D3CP3、4D48162. CMOS：CC4042CG1QG3G2G41TGCQTGC111CG5G611CC=10 1CP = 0保持保持CP = 1CP = 1CP = 0保持保持+VCCD0D1D2D3CPPOLQ0Q0Q1Q1Q2Q2Q3Q347131456329101211151Q0Q0Q1Q1Q2Q2Q3Q3D0D1D2D3CPPOL816VSSD CP POL QnQn+1注注 0 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 1 01010101保持保持接收接收接收接收保持保持特性表特性表真值表真值表 D CP POL Q注

14、注 D 0 0 D 0 D 1 1 D 1 D锁存锁存D锁存锁存接接 收收CP 上升沿锁存上升沿锁存接接 收收CP 下降沿锁存下降沿锁存触发器的电路结触发器的电路结构演变过程构演变过程由两个与非门构成基本由两个与非门构成基本RS触发器触发器由四个与非门构成同步由四个与非门构成同步RS触发器触发器由八个与非门构成主从由八个与非门构成主从RS触发器触发器公共公共结构结构让其接受让其接受时钟控制时钟控制克服克服空翻空翻4.3.1 主从主从 RS 触发器触发器 一、电路组成及符号一、电路组成及符号&1G1G2G3G4G5G6G7G8CPSR从从触触发发器器主主触触发发器器QMQMQQ主、从触发

15、器主、从触发器均为均为同步同步RSRS触发器触发器但，它们的但，它们的CP信号相位相反信号相位相反QQS C1 RCPRS RS C1 1QMQM国标符号国标符号QQ1R1SRS CPC1下降沿有效下降沿有效延迟延迟QQS C1 RCPRS RS C1 1QMQM国国标标符符号号QQ1R1SRS CPC1二、工作原理二、工作原理1. 接收信号：接收信号：CP = 1主触发器接收输入信号主触发器接收输入信号nnQRSQ 1M0 RSCP =1 期间有效期间有效2. 输出信号：输出信号： CP = 0主触发器保持不变；主触发器保持不变；从触发器由从触发器由CP下降沿下降沿到到来之前的来之前的 确定

16、。确定。nQM波形图波形图MQQQQQS C1 RCP R S RSC1 1QMQM三、主要特点三、主要特点1. 主从控制，时钟脉冲触发。主从控制，时钟脉冲触发。主触发器接受输入信号主触发器接受输入信号1 CP从触发器按照主触发器从触发器按照主触发器的内容更新状态。的内容更新状态。从触发器输出端的变化只能发生在从触发器输出端的变化只能发生在 CP 的下降沿，所以的下降沿，所以CP的一的一个变化周期中，触发器输出状态只改变一次，无空翻现象。个变化周期中，触发器输出状态只改变一次，无空翻现象。2. R、S 之间有约束。之间有约束。主从主从RS触发器出现竞态的两种情况：触发器出现竞态的两种情况：CP

17、 = 1 期间，期间，RS从从11跳变到跳变到00；S = R = 1时，时， CP 下降沿到来。下降沿到来。CP QQS C1 RCP R S RSC1 1QMQM主触发器被封锁，故从触发主触发器被封锁，故从触发器的状态也不再改变。器的状态也不再改变。0CP四、异步输入端的作用四、异步输入端的作用G7QR&QG3&SG2G4&G6G81G1G5R、S 同步输入端同步输入端受时钟受时钟 CP 同步控制同步控制SDRDDD SR 、 异步输入端异步输入端不受时钟不受时钟 CP 控制控制10110110100100110111直直接接置置位位端端直直接接复复位位端端异异步步

18、置置位位端端异异步步复复位位端端国标符号国标符号SD S CP R RD QQSD1S 1RRDC1曾用符号曾用符号 SD RDS CP RQQS RSD RDQ Q4.3.2 主从主从 JK 触发器触发器 ( (解决解决 R、S 之间有约束的问题之间有约束的问题) )一、电路组成及工作原理一、电路组成及工作原理从从触触发发器器主主触触发发器器&1G1G2G3G4G5G6G7G8CPQMQMQQSRJKQQ1S C1 1RJ CP KRS11S C1 1R&QQ1S C1 1RJ CP KRS11S C1 1R&QQ1K1JKJ CPC1国标符号国标符号nQJS nKQ

19、R nnQRSQ 1nnnQKQQJ nnnQKQJQ 1特性方程：特性方程：特性表：特性表：J KQ n+1功能功能0 00 11 01 1Q n01Q n保持保持置置0置置1翻转翻转时钟时钟CP下降沿到来时有效下降沿到来时有效问：此特性表在任何问：此特性表在任何情况下都适用吗？情况下都适用吗？ 否。仅适用于在否。仅适用于在CP=1期间期间J、K保持不变的情况。保持不变的情况。二、集成主从二、集成主从 JK 触发器触发器 (7472)1. 逻辑符号逻辑符号QQ1K1JSD J1 J2J3 CP K1 K2 K3RDC1&SR 异步置位、复位端异步置位、复位端321JJJJ 321KK

20、KK 2. 特性表特性表保持保持置置0置置1翻转翻转Q n01 Qn 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1不允许不允许异步置异步置1异步置异步置0不用不用10 0 0 0 1 1 0 Qn+1 SD RD CP J K 注注输出输出输输 入入三、三、 主要特点主要特点1. 主从控制脉冲触发，完善方便；主从控制脉冲触发，完善方便；2. 存在存在一次变化一次变化问题，抗干扰能力需提高。问题，抗干扰能力需提高。QQ1S C1 1RJ CP KRS11S C1 1R&01100 CP =1期间，只有期间，只有 J 端能输入端能输入,G8 被封锁，不论被封锁，不论 K

21、为何值，为何值，R = 0，这将可能引起错误。，这将可能引起错误。例如：例如：CP J K S R QM Q Q01110 0 0 1 0 0 1 0 0 1 0 0 0 00111 0 1 0 1 0 1 0 1 1 0输入变化了输入变化了2 次次QM 只只变化变化1 次次 一般情况下，要求主从一般情况下，要求主从 JK 触触发器在发器在 CP = 1 期间输入信号期间输入信号的取值应保持不变。的取值应保持不变。4.4.1 边沿边沿 D 触发器触发器 一、电路组成及符号一、电路组成及符号G5 G6G1 G2CPG3 从 G4&Q Q1G7 主 G8&1D1QmQm&国

22、标符号国标符号QQCPC11D S RSD RD画出画出异步端异步端国标符号国标符号曾用符号曾用符号SD RD SD RDCPS RSD RD二、工作原理二、工作原理nnQRSQ 1DDQDn CP 下降沿时刻有效下降沿时刻有效QQCPC11D 二、二、 集成边沿集成边沿D 触发器触发器(一一) CMOS 边沿边沿 D 触发器触发器 CC4013 (双双 D 触发器触发器)符号符号QQCPC11D 引出端引出端功能功能Q1 Q1VDD SD1 CP1 SD2 CP2 D1 RD1 D2 RD2Q2 Q2VSS6 5 3 4 8 9 11 101 2 13 12147特性表特性表CP D RD

23、SDQn+1注注 0 0 0 1 0 0 0 0 0 1 1 0 1 101Qn 10不用不用同步置同步置0同步置同步置1保持保持( ( 无效无效) )异步置异步置1异步置异步置0不允许不允许CP 上升沿触发上升沿触发 S RSD RD(二二) TTL 边沿边沿 D 触发器触发器 7474 (双双 D 触发器触发器)符号符号引出端引出端功能功能特性表特性表CP D RD SDQn+1注注 0 1 1 1 1 1 1 1 0 1 1 0 0 001Qn 01不用不用同步置同步置0同步置同步置1保持保持( ( 无效无效) )异步置异步置0异步置异步置1不允许不允许Q1 Q1VCC SD1 CP1

24、SD2 CP2 D1 RD1 D2 RD2Q2 Q2地4 2 3 1 10 12 11 135 6 9 8147 三、主要特点三、主要特点 (一一) CP 的的上升沿上升沿(正正边沿边沿)或或下降沿下降沿(负负边沿边沿)触发；触发； (二二) 抗干扰能力极强；抗干扰能力极强； (三三) 只有置只有置 1、置、置 0 功能。功能。QQCPC11D S RSD RD4.4.2 边沿边沿 JK 触发器触发器一、电路组成及符号一、电路组成及符号G5 G6G1 G2CPG3 从 G4&Q Q1G7 主 G8&1D1QmQm&11&国国标标符符号号QQCPC11J IKQQ

25、CPCP J K曾曾用用符符号号二、工作原理二、工作原理DQn 1nnKQQJ )(nnQKQJ nnQKQJKJ nnnQKQJQ 1冗余项冗余项CP 下降沿下降沿有效有效G5 G6G1 G2CPG3 从 G4&Q Q1G7 主 G8&1D1QmQm&11&二、二、 集成边沿集成边沿 JK 触发器触发器(一一) CMOS 边沿边沿 JK 触发器触发器CC4027国国标标符符号号曾曾用用符符号号QQCPC1 1J IKS RSD RDQQCPCP J KSD RD SD RD引出端功能引出端功能Q1 Q1VDD J1 K1 SD2 CP2 RD2SD1 CP1

26、RD1 J2 K2 Q2 Q2VSS7 6 3 5 4 9 10 13 11121 2 15 14168 J K Qn RD SD CPQn+1注注 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 01001110保保 持持同步置同步置0同步置同步置1翻翻 转转 0 0 0 1 0 0 01不不 变变 0 1 1 0 1 1 10不用不用异步置异步置1异步置异步置0不允许不允许特特 性性 表表（二）（二）TTL 边沿边沿 JK 触发器触发器74LS112 ( (双双 JK 触发器触发

27、器) )(a ) 7 4 L S 1 1 2的 引 脚 图 1 6 1 5 1 4 1 3 1 2 1 1 1 0 97 4 L S 1 1 2 1 2 3 4 5 6 7 8VC C 1 RD 2 RD 2 C P 2 K 2 J 2 SD 2 Q1 C P 1 K 1 J 1 SD 1 Q 1 Q 2 Q G N D(b ) C C 4 0 2 7的 引 脚 图 1 6 1 5 1 4 1 3 1 2 1 1 1 0 9C C 4 0 2 7 1 2 3 4 5 6 7 8VD D 2 Q 2 Q 2 C P 2 RD 2 K 2 J 2SD1 Q 1 Q 1 C P 1 RD 1 K 1

28、 J 1 SD VS SQQCPC1 1J IKS RSD RD CP 下降沿触发下降沿触发 异步复位端异步复位端 、异步置位端、异步置位端 均为低电平有效均为低电平有效三、主要特点三、主要特点(一一) CP 的上升沿或下降沿触发；的上升沿或下降沿触发；(二二) 抗干扰能力极强，工作速度很高，在触发沿瞬抗干扰能力极强，工作速度很高，在触发沿瞬间，按间，按 的规定更新状态；的规定更新状态；nnnQKQJQ 1(三三) 功能齐全功能齐全(保持、置保持、置 1、置、置 0、翻转、翻转)，使用方便。，使用方便。四、状态转换图四、状态转换图01J = 0 K = J = 1， K = J = K= 0

29、J = ， K = 1 五、波形图五、波形图设输出端设输出端初态为初态为 0QJ = K = 0保持保持J = K = 1翻转翻转作业：作业：241页页 416 417时钟触发器的功能分类及转换时钟触发器的功能分类及转换4.5.1 时钟触发器功能分类时钟触发器功能分类一、一、RS 型和型和 JK 型触发器型触发器(一一) RS 型触发器型触发器符号符号特性表特性表R SQ n+1功能功能 0 0 0 1 1 0 1 1Q n10不用不用保持保持置置1置置0不许不许特性方程特性方程nnQRSQ 10 RS约束条件约束条件CP 下降沿下降沿 时刻有效时刻有效QQCPC11S IR延迟输出延迟输出

30、(主从主从)(二二) JK 型触发器型触发器符号符号特性表特性表J KQ n+1功能功能 0 0 0 0 1 0 1 1Q n01保持保持置置0置置1翻转翻转特性方程特性方程nnnQKQJQ 1CP下降沿下降沿 时刻有效时刻有效QQCPC11J IKQ n(一一) D 型触发器型触发器符号符号特性表特性表特性方程特性方程CP 上升沿上升沿 时刻有效时刻有效QQCPC11DDQ n+1功能功能 0 0 1 1置置 0置置 1DQn 1二、二、D 型型、T 型型和和 T 型触发器型触发器(二二) T 型触发器型触发器QQCPC11TTQ n+1功能功能 0 Q n 1 Q n保持保持翻转翻转nnn

31、nQTQTQTQ 1CP 下降沿下降沿时刻有效时刻有效(三三) T 型触发器型触发器QQCPC1Q n Q n+1功能功能 0 1 1 0翻转翻转nnQQ 1 CP 下降沿下降沿时刻有效时刻有效4.5.2 不同类型时钟触发器间的转换不同类型时钟触发器间的转换一、转换方法一、转换方法(一一) 转换要求转换要求 已有已有 触发器触发器转换转换逻辑逻辑QQ待求触发器待求触发器输输入入(二二) 转换步骤：转换步骤：1. 写已有、待求触发器的特性方程；写已有、待求触发器的特性方程；2. 将待求触发器的特性方程变换为与已有触发器一致；将待求触发器的特性方程变换为与已有触发器一致；3. 比较两个的特性方程，

32、求出转换逻辑；比较两个的特性方程，求出转换逻辑；4. 画电路图。画电路图。已有集成触发器：已有集成触发器：D、JK二、二、JK D、T、T 、RS“JK”的的 特性方程：特性方程：nnnQKQJQ 1(一一) JK D“D” 的的 特性方程：特性方程：DQn 1nnDQQD DKDJ , QQCP1J C1 IK1D(二二) JK T“T” 的的 特性方程：特性方程：nnnQTQTQ 1TKJ QQCP1J C1 IKT(三三) JK T nnnQKQJQ 1“T ” 的特性方程：的特性方程：nnQQ 1nnQQ 111 KJ即：即：T = 1QCP1J C1 IK1Q(四四) JK RS若遵

33、守约束条件，则若遵守约束条件，则RKSJ , QCP1J C1 IKQ三、三、D JK 、T、T 、RS(一一) D JKD ：DQn 1JK ：nnnQKQJQ 1nnQKQJD QQCP1D C1 &11(二二) D TT ：nnnQTQTQ 1nnnQTQTQTD QQCP1D C1 =1(三三) D T T ：nQD nnQQ 1QQCP1D C1 (四四) D RSRS ：nnQRSQ 1(RS = 0)nQRSD QQCP1D C1 &11Q1Q1CP1D C1 Q2Q2CP1D C1 1Q1CP1J C1 IK1Q1作业：作业：242页页 421：Q4 Q7 Q9

34、 Q11 Q13 244页页 428 429 430 JK QQCPQ2JK QQCPQ1讨论讨论 CP假设初始状态假设初始状态 Q n = 0 Q1Q2nnnnnnnnQQQQQQKQJQ1翻转翻转功能功能触发器逻辑功能表示方法及转换触发器逻辑功能表示方法及转换4.6.1 触发器逻辑功能表示方法触发器逻辑功能表示方法一、一、特性表、卡诺图、特性方程特性表、卡诺图、特性方程特性表、特性表、卡诺图卡诺图、特性方程、特性方程、状态图状态图和时序图。和时序图。( (一一) ) 特性表特性表( (真值表真值表) )DQ n+1功能功能 0 0置置 0 1 1置置 1J KQ nQ n+1功能功能 0

35、0 0 001Q n保持保持 0 1 0 101 0置置 0 1 0 1 0011置置 1 1 1 1 101 Q n翻转翻转( (二二) )卡诺图卡诺图D 触发器：触发器：单变量的函数，其卡诺图无意义。单变量的函数，其卡诺图无意义。JK 触发器：触发器：nnnQKQJQ 110011100Qn+1Qn J K0100 01 11 10( (三三) )特性方程特性方程D 触发器：触发器：DQn 1JK 触发器：触发器：nnnQKQJQ 1二、二、状态图和时序图状态图和时序图( (一一) ) 状态图状态图D 触发器：触发器：01D = 0 D = 1 D = 1D = 0JK 触发器触发器:01

36、J = 0 K = J = 1， K = J = K= 0 J = ， K = 1 ( (二二) )时序图时序图D 触发器：触发器： 特点：特点：表述了表述了CP 对输入和触发器状态在时间上的对对输入和触发器状态在时间上的对应关系和控制或触发作用。应关系和控制或触发作用。CP 上升上升沿触发沿触发JK 触发器：触发器：CP 下降下降沿触发沿触发4.6.2 触发器逻辑功能表示方法间的转换触发器逻辑功能表示方法间的转换一、一、特性表特性表 卡诺图、特性方程、状态图和时序图卡诺图、特性方程、状态图和时序图Qn+1Qn J K0100 01 11 10J K Q n+1功能功能 0 0 Q n保持保持

37、 1置置 0置置 1 1 Q n翻转翻转0100111001 0 /1 / 0 / 1 /( (一一) ) 特性表特性表 卡诺图、状态图卡诺图、状态图( (二二) ) 特性表特性表 特性方程特性方程nnnQKQJQ 1向时序图的转换向时序图的转换(略略)二、二、状态图状态图 特性表、卡诺图、特性方程和时序图特性表、卡诺图、特性方程和时序图01 0 /1 / 0 / 1 / 00/ 01/10 /11 /00/ 10/ 01 /11 /J KQ nQ n+1Qn+1Qn JK01 00 01 11 100 00 0010101 0 1 0 1 0 1 0000 1 0 1 0011111 1 1

38、 1 1011010 1nQKJQnJKQn KJQn KJQn nnnQKQJQ 1状态图状态图 时序图时序图 例例 4.6.1 已知已知 CP、J、K 波形，波形，画输出波形。画输出波形。 假设初始状态为假设初始状态为 0。CPJK01 00/ 01/10 /11 /01 /11 /00/ 10/ 1001110000Q010011三、三、时序图时序图 特性表、特性方程、卡诺图、状态图特性表、特性方程、卡诺图、状态图 例例 4.6.2 已知如下时序图，试列出特性表、特性方已知如下时序图，试列出特性表、特性方程、卡诺图、状态图。程、卡诺图、状态图。CPJKQ标出标出CP下降沿下降沿;标出下降

39、沿标出下降沿之前瞬间之前瞬间J、K、Q的值的值001000100011010110101111标出下降沿标出下降沿之后瞬间的之后瞬间的Q(Qn+1) 值值0 1 1 0 0 1 1 0列特性表列特性表 、填卡诺图、画状态图、填卡诺图、画状态图( (略略) )特性方程：特性方程：56141mmmmQn nnnnQKJQJKQKJQKJ nnQKQJ 触发器的电气特性触发器的电气特性4.7.1 静态特性静态特性一、一、CMOS 触发器触发器 由于由于 CMOS 触发器的输入、输出以触发器的输入、输出以 CMOS反相器反相器作为缓冲级，故特性与作为缓冲级，故特性与 CMOS 反相器相同，不赘述。反相

40、器相同，不赘述。二、二、TTL 触发器触发器与与 TTL 反相器相同，不赘述。反相器相同，不赘述。4.7.2 动态特性动态特性一、一、输入信号的建立时间和保持时间输入信号的建立时间和保持时间( (一一) ) 建立时间建立时间 tset指要求触发器输入信号指要求触发器输入信号 先于先于 CP 信号的时间。信号的时间。( (二二) ) 保持时间保持时间 th 指保证触发器可靠翻转，指保证触发器可靠翻转， CP 到来后输入信号需保到来后输入信号需保持的时间。持的时间。边沿边沿 D 触发器的触发器的 tset 和和 th 均在均在 10 ns 左右。左右。setthtsettht0 1 01 0 1二

41、、时钟触发器的传输延迟时间二、时钟触发器的传输延迟时间 指从指从 CP 触发沿到达开始，到输出端触发沿到达开始，到输出端 Q、Q 完成状完成状态改变所经历的时间。态改变所经历的时间。(一一) tPHL为输出端由高电平变为低电平的传输延迟时间。为输出端由高电平变为低电平的传输延迟时间。TTL 边沿边沿 D 触发器触发器7474， tPHL 40 ns。(二二) tPLH为输出端由低电平变为高电平的传输延迟时间。为输出端由低电平变为高电平的传输延迟时间。7474， 25 ns。三、时钟触发器的最高时钟频率三、时钟触发器的最高时钟频率 fmax 由于每一级门电路的传输延迟，使时钟触发器的由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。最高工作频率受到限制。7474， fmax 15 MHz。P275 4.6 (3) (6) (9) (10) (13) 4.7 (2) (4) 4.9